- Google Pixel topik
- Samsung Galaxy Watch Active 2 - láthatatlan gyűrű
- Okosóra és okoskiegészítő topik
- Megérkezett a Google Pixel 7 és 7 Pro
- iPhone topik
- Sony Xperia 1 V - kizárólag igényeseknek
- Xiaomi Smart Band 10 - a hetedik napon megpihen
- 2 az 1-ben töltőkábel a OnePlustól
- A Z Fold7, vagy a Magic V5 a vékonyabb valójában?
- Android alkalmazások - szoftver kibeszélő topik
Új hozzászólás Aktív témák
-
#49
FehérHolló
veterán
#95904256
#47
FehérHolló
veterán
válasz
#95904256
#47
üzenetére
Az rettenetesen ritkán fordulhat elő, hogy L1-ben lévő adat ne legyen benne az L2-ben, mivel ami L1-ben van, ahhoz mostanában hozzáfértek L2-ben (L2 -> L1 áttöltés), így nincs az az értelmes csere-stratégia, ami olyan adatot választana áldozatként L2-ben, ami épp L1-ben is ott van.
Wikipediát meg sürgősen felejtsd el hardware kérdéseknél. Tele van hibákkal és pontatlanságokkal.
-
P.H.
senior tag
válasz
#95904256
#33
üzenetére
Ha az adott szintű cache-t úgy fogjuk fel, mint két (tag+data) kétdimenziós táblázatot, melyben annyi oszlop (és komparátor) van, ahány utas az asszociativitás, és annyi sora van, ahány bittel címezhető, még az sem szükségszerű, hogy "Az L2-őt érdemes legalább akkora méretűre és legaláb annyi részre osztani mint az L1-et" (pl. ennek harmadik fejezete)
"vagy előfordulhat hogy az L2-ből nem egy cache sort kell visszaírni a RAM-ba hanem egy egész tömböt, ahhoz hogy hely szabaduljon fel."
Ezt nem tudom értelmezni: cache-szinten mi a 'tömb' (úgy, hogy különböző szinteken azonos a cache line size)?"Ennek az a hátránya hogy a címet meghajtó áramkörnek bírni kell szuflával hogy egyszerre több komparátor bemenetét tudja meghajtani."
Feltételezzük azt a modellt, hogy egy címet kap a cache: ennek bizonyos bitjeiből adott a fenn emített táblázatos modellben a sor, amelyhez tartozó tag-ben keresni kell a címet. Annyi komparátor van, ahány oszlop a sorban (= ahány way set associative a cache), az összehasonlítások egyikének sikeres eredménye rögtön aktiválja az adattároló táblázat adott sorában a megfelelő oszlop tartalmát, amely a következő (pár) órajelben szolgáltatja is a cellában tárolt cache-line megfelelő részét.Az AMD 2-way L1D-je egy különleges eset (az L1-gyek általában 4-way felett vannak), az egy végletekig egyszerűsített modell, pl. az L1-re befolyással lévő prefetch(NTA)-utasítások 1 utat töltenek ki a kettő közül, tehát egyszerre 32 KB ideiglenesen betöltött adat lehet jelen benne.
-
#35
FehérHolló
veterán
#95904256
#33
FehérHolló
veterán
válasz
#95904256
#33
üzenetére
Első kettőben igazad van, de azért egy műveletsor adatai és kódja (persze ha nincs benne hívás, vagy ugrás) egymáshoz viszonylag közel helyezkednek el a memóriában.
Utána kellene járni, hogy pontosan milyen elágazásbecslése van és pontosan hogy hajt végre ennyi lebegőpontos műveletet párhuzamosan. Valószínűleg ezek valamelyikéből fakad, hogy 16 utas L1 jobb, mint mondjuk egy 2 utas.Harmadikra egyelőre nem tudok mit mondani.
-
#32
FehérHolló
veterán
#95904256
#31
FehérHolló
veterán
válasz
#95904256
#31
üzenetére
L1 16 útját még talán lehet azzal magyarázni, hogy ez kell a több lebegőpontos számítás párhuzamosításához. Persze ennek az az ára, hogy az L1 késleltetése körülbelül duplájára nő. (A leggyorsabb komparátorok is csak 0.25ns alatt képesek megbízható eredményt szolgáltatni.)
Új hozzászólás Aktív témák
Hirdetés
- LG 32GS95UE - 32" OLED / UHD 4K / 240Hz - 480Hz & 0.03ms / 1300 Nits / NVIDIA G-Sync / AMD FreeSync
- Csere-Beszámítás! Asus Rog Thor II 1200W 80+ Platinum tápegység! Olvass!
- Xiaomi Redmi Note 14 Pro 256GB Kártyafüggetlen 1Év Garanciával
- AKCIÓ! ASUS PRIME Z390-P i5 8600K 16GB DDR4 512GB SSD RX 6600 8GB GDDR6 DEEPCOOL Matrexx55 630W
- LG 65C3 - 65" OLED evo - 4K 120Hz 1ms - NVIDIA G-Sync - FreeSync Premium - HDMI 2.1 - PS5 és Xbox!
Állásajánlatok
Cég: Promenade Publishing House Kft.
Város: Budapest
Cég: PCMENTOR SZERVIZ KFT.
Város: Budapest