Új hozzászólás Aktív témák

• #8223 Petykemano veterán S_x96x_S #8217

  Új Válasz 2022-11-06 23:08:19 #8223

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  Petykemano

  veterán

  válasz S_x96x_S #8217 üzenetére

  Nekem ez tetszik:

  > Majd ma kiderül, de minek is addig várni...
  > Az RDNA 3 a chiplet tekintetében a memóriát és az Infinity Cache-t választotta le.
  > Tehát lesz egy nagy GPU, és mellé Infinity Fabric interfészen keresztül kapcsolódik
  > pár kisebb lapka, ami a 64 bitnyi IO-t, a memóriavezérlőt, és némi Infinity Cache-t tartalmaz.

  Azért ezt is elég bátor volt, nem? NDA...

  "A Dragon Range-ből már van olyan prototípus, ami ezt a kis memória chipletet felhasználja, így az IGP mellé lesz kötve némi Infinity Cache. Plusz, ha ez nem elég, akkor a Zen 4 3D V-Cache lapkája úgy van kifejlesztve, hogy a Zen 4 chiplet mellett jó az előbb említett memóriachipletre is. Ki vannak alakítva ugyanúgy a bekötéshez szükséges csatolók. Szóval, ha nagyon muszáj, akkor ezt is rá lehet még legózni. Aki megelégszik mondjuk egy Radeon RX 6600-as szinttel, annak a Dragon Range olcsó alternatíva lehet."
  
  Elég érdekes
  Ebből két dolog következik:
  1.) a Dragon Range is info_OS alapon fog chipleteket összekötni
  2.) Ha a ZEn4 3D v-cache rámegy az MCD-re, akkor valójában a Navi31 IC bővítménye nem 96MB=>192MB lehet, hanem 96MB=>480MB (vagy 32MB-os v-cache esetén 288MB)
  Eddig azt gondoltam, hogy MCD-ket fognak egymásra stackelni, de miért használnák azt, ha az csak sram lapka is rámegy?

  viszont az MCD felhasználás módja nem világos. a Dragon Range (és a phoenix) apu is úgy készülne, hogy a memóriavezérlő + IC le van választva és ugyanazt az MCD-t használja?

Új hozzászólás Aktív témák