Új hozzászólás Aktív témák

• #55 hcl titán E.Kaufmann #53

  Új Válasz 2025-12-19 10:47:00 #55

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  hcl

  titán

  LOGOUT blog

  válasz E.Kaufmann #53 üzenetére

  ...normális szalagkábellel, amiben van elég GND layer...

  @MasterDeeJay : Minden újabb proci/RAM/RAm vezérlő technológia hisztis Majd forr.

• #54 MasterDeeJay veterán E.Kaufmann #53

  Új Válasz 2025-12-19 10:42:09 #54

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  MasterDeeJay

  veterán

  LOGOUT blog

  válasz E.Kaufmann #53 üzenetére

  Pcie teljesen máshogy működik, soros adatátvitel nagyon kicsi sávszélen ddr5-höz képest meg ugye eleve nagyobb távokra tervezték azaz simán procitól el lehet húzni sávokat egy nagyobb lap aljáig.
  DDR5 meg párhuzamosan megy, nem lehet eltérés a küldött adatoknál. Azaz sokkal bonyolultabb megcsinálni.

  Skew tolerancia a kulcsszó, azaz a két jel közötti különbség. Pcie-nél ez lehet bazi nagy, DDR5 meg elhasal a legkisebb eltéréstől is.
  Azaz ha akarod csinálhatsz te egy méteres pcie kábelt is, át fog menni a jel de lassabban (1.0 módban).
  Pontosan ezért van az hogy pl AM5-nél B650-es lapok is esélyesen kezelhetnék a pcie5-öt is, csak AMD tiltja meg. DDR5 meg alapból kényes mindenre, 4 modul kezelése is lapfüggő.

Új hozzászólás Aktív témák