Új hozzászólás Aktív témák

• #42 dezz nagyúr Meteorhead #41

  Új Válasz 2013-07-12 20:11:48 #42

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  dezz

  nagyúr

  válasz Meteorhead #41 üzenetére

  Köszi a kimerítő válaszodért, bár ezekkel valamennyire tisztában voltam. Csak nem tudtam, hogy pl. az AVX 4-8 sávján 4-8 CPU magot értesz (azt hittem, magon belül lehet valahogy "varázsolni", bár nem láttam erre lehetőséget).

  Nos, azért azt el kell ismerned, hogy sokkal nehezebb lett volna több kernelnek a Cayman féle SP-kre osztása egy tömbön belül, mint ugyanezeknek több CPU magra osztása. Ha egyátalán kivitelezhető. A hatékonyság is kérdéses, hiszen tömbönként egy branch unit van. Plusz osztozni kell a regisztereken, cache-en. A linkelt cikkben (a második link a 4. oldal) fel sem merül, hogy ezt kellett volna tenniük.

  (Ez a mondat téves volt a részemről: "Tudtommal pedig náluk is az van".)

• #40 dezz nagyúr Meteorhead #7

  Új Válasz 2013-07-04 17:00:50 #40

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  dezz

  nagyúr

  válasz Meteorhead #7 üzenetére

  "skalárműveletekre szedi szét az egész kernel kódot, és az AVX 4-8 sávján 4-8 kernel példány fut"

  Ezt hogyan? Alapból a SIMD ugyebár azt jelenti, hogy pl. 256-bites vektorok esetén egyszerre 8db SP FP művelet hajtódik végre, de mindegyiken ugynaz a művelet. Az AVX tud MIMD-et is?

  "AMD-nek is hasonlót kellett volna implementálni a VLIW compilerükbe"

  Tudtommal pedig náluk is az van, lásd alább.

  "de helyette szétszedték a vektorfeldolgozókat négy fürtre, így lett VLIW4-ből GCN"

  Nekem ez a cikk, különösen ez az oldal kicsit mást mond erről.

Új hozzászólás Aktív témák