Új hozzászólás Aktív témák

• #8 S_x96x_S addikt opr #6

  Új Válasz 2020-08-03 13:07:52 #8

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  S_x96x_S

  addikt

  válasz opr #6 üzenetére

  > Mi koze a foglalatnak a pcie-hez?

  - Az AMD Epyc chipje moduláris felépítésű.
  - nem biztos, hogy a most év végi Milan-ba bele tudják szuszakolni a jól müködő PCIe5.0 -ás működést az i/o die-ba...
  ( az Intel-nek se sikerült a PCIe4.0 a desktop-on elsőre )
  - A következő Genoa - meg már késő lehet ..
  - ráadásul nem biztos, hogy a ZEN4 is időre kész lesz ..

  vagyis ez egy alternativ "B" terv az AMD számára ..
  össze tudnak legózni gyorsan egy Milan+ -ost az új foglalatba ...
  és akkor nem az Intel után jönnek ki vele 2-8 hónappal.

  Mindig kell "B" terv ...

• #5 S_x96x_S addikt opr #2

  Új Válasz 2020-08-03 12:29:03 #5

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  S_x96x_S

  addikt

  válasz opr #2 üzenetére

  > Miert csinalna ilyet az AMD?

  mert akkor lehetne egy köztes generáció a ZEN3-as magokkal
  az új alaplapban ( foglalatban ) - amit eleve ZEN4-re jósolnak.

  vagyis ha idén kijön(~bejelentik) a Milán-t
  (SP3 + ZEN3 + PCIe4.0 + DDR4 )

  akkor jövő félévkor ki lehetne hozni a "Milán+" -t
  ( SP5 + ZEN3 + PCIe5.0 + DDR 5 )

  vagyis a Genoa előtt ...

  > De valoszinuleg pusztan elmeleti sikon gondolkodva
  > az 5.0-s procijukat nekik is bele lehetne tenni olyan lapba,
  > mai csak 4.0-ra van validalva,

  Két foglalatra kellene kompatibilisnek lennie ( SP3 , SP5 )
  és két memória szabványt ( DDR4, DDR5 ) kellene támogatni.

  persze okos mérnökök majd izzadnak de majd összehozzák ..

• #1 S_x96x_S addikt

  Új Válasz 2020-08-03 12:06:05 #1

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  S_x96x_S

  addikt

  > "A fenti probléma alapján az Intel a PCI Express 5.0-ra kiemelten koncentrálhat,"

  Az AMD is készíthetne 2 külön EPYC verziót ( 2 különböző "I/O Die" chippel )
  - egyet "PCIe 5.0" -re
  - és egy fapadosat "PCIe 4.0" - re

  Ez már presztízs is, hogy ki hozza ki hamarabb az új szabványt ..

Új hozzászólás Aktív témák