2. Fórumok
  3. Processzorok, tuning
  4. 48 bites címzéssel bővül a RISC-V architektúra
Keresés

Új hozzászólás Aktív témák

  • #32 S_x96x_S addikt poci76 #30
    Új Válasz #32
    Új hozzászólás
    Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra
    Privát üzenet küldése

    S_x96x_S

    addikt

    válasz poci76 #30 üzenetére

    > => 2010:2020: 5,4x

    a FB ( social media) és a Cloud bekavart ...
    szinte mindent felvásárolnak a piacról ...

    Amúgy ahogy a CPU és a GPU között a koherens memória egyre fontosabb ...
    A hálózatba kötött gépeknél ugyanez a trend szintén megvan.
    az IP6 128bites címzést engedélyez és minden IP-n lehet max egy 64-128 bites háttértár/memória/..
    vagyis hamarosan 196 ... 256 bit kell
    egy tökéletes BORG géphez :Y - ami mindent asszimilál - egy címtérbe.

    ""Itt a Borg. Kapcsolják ki a védőpajzsokat és adják meg magukat. Tulajdonságaikat a miénkbe olvasztjuk, kultúrájukat szolgálatunkba állítjuk. Minden ellenállás hasztalan. Készüljenek fel az asszimilálásra.""

  • #19 S_x96x_S addikt opr #18
    Új Válasz #19
    Új hozzászólás
    Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra
    Privát üzenet küldése

    S_x96x_S

    addikt

    válasz opr #18 üzenetére

    > FPGA ... Mobil alatt mobiltelefont ertettem.

    az iPhone7-ben újraprogramozható FPGA van.
    ( Lattice chip , ICE5LP4K )
    Valamint a Galaxy S5 (2014) -ben is van FPGA.

    persze te valószínüleg valami SDK-n keresztül programozható "nyílt" FPGA iránt érdeklődhetsz ..
    Na az már nehezebb :-)

  • #17 S_x96x_S addikt opr #16
    Új Válasz #17
    Új hozzászólás
    Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra
    Privát üzenet küldése

    S_x96x_S

    addikt

    válasz opr #16 üzenetére

    > ... fpga ...
    > Annyira nem értek hozzá, de simán el tudom képzelni, hogy ez olyan
    > korlátokat jelentene pláne mobil méretben, hogy nem biztos, hogy
    > normálisan megvalósítható.

    tervben: - nem véletlen a Xilinx felvásárlás ..

    "AMD XDNA, the foundational architecture IP from Xilinx that consists of key technologies including the FPGA fabric and AI Engine (AIE). The FPGA fabric combines an adaptive interconnect with FPGA logic and local memory, while the AIE provides a dataflow architecture optimized for high performance and energy efficient AI and signal processing applications. AMD plans to integrate AMD XDNA IP across multiple products in the future, starting with AMD Ryzen™ processors planned for 2023."


    "Also listed within the slide of the roadmap with Phoenix Point and Strix Point is an Artificial Intelligence Engine (AIE), which is more commonly found in mobile phones. The AI Engine or AIE will allow AMD to spec its products based on tiling with an adaptive interconnect. Still, it hasn't unveiled much more about how it intends to incorporate AIE into its notebook portfolio. We know that it is part of AMD's XDNA Adaptive Architecture IP, which comes from its acquisition of Xilinx.
    We will likely learn more about AMD's Phoenix Point based on Zen 4 in the coming future, as a release date sometime in 2023 is expected. As for Strix Point, which will be using its unannounced Zen 5 microarchitecture, we're likely to hear more about this next year sometime."

    ( Anandtech )

  • #6 S_x96x_S addikt Egon #4
    Új Válasz #6
    Új hozzászólás
    Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra
    Privát üzenet küldése

    S_x96x_S

    addikt

    válasz Egon #4 üzenetére

    > erősen elméleti lehetőségként

    a korábbi hozzászóló csak jelezte, hogy nem tudja elképzelni ..

    valaki meg el tudja képzelni ...
    pl. 1995-ben pl. 2043 -ra becsülte valaki a 128 bites címzést.
    (ami már ZETA++ ! )
    "Hence, one estimate would be 1995+48 = 2043 to be in leading edge of 64->128-bit transition, based on *physical memory* pressure."
    https://yarchive.net/comp/128bit.html
    persze ma már ezt korábbra becsülik.

    > Mire ezt a korlát meghaladottá válik, lehet (valószínű)
    > hogy a fasorban sem lesz a RISC_V architektúra.

    Szerintem a RISC-V túlélése elég valószínű ..
    Eléggé felkapott most az akadémiai és ipari körökben.
    Amolyan hardveres Linux modell,
    ... nyílt .. és nyílt ... és nyílt ...
    És Jim Keller is most RISC-V -re tervez AI procit.

    És a 128 bites memória címzést elképzelni,
    ami már "zettabyte" kategória?

    Miért ne lehetne elképzelni?
    És miért ne lehetne már a specifikációt elkezdeni?
    Specifikálni az Assemblert .. és az utasításkészletet?
    és emulációs programokat készíteni rá .

    https://five-embeddev.com/riscv-isa-manual/latest/rv128.html
    “There is only one mistake that can be made in computer design that is difficult to recover from—not having enough address bits for memory addressing and memory management.” Bell and Strecker, ISCA-3, 1976.

    "The primary reason to extend integer register width is to support larger address spaces. It is not clear when a flat address space larger than 64 bits will be required. At the time of writing, the fastest supercomputer in the world as measured by the Top500 benchmark had over 1 PB of DRAM, and would require over 50 bits of address space if all the DRAM resided in a single address space. Some warehouse-scale computers already contain even larger quantities of DRAM, and new dense solid-state non-volatile memories and fast interconnect technologies might drive a demand for even larger memory spaces. Exascale systems research is targeting 100 PB memory systems, which occupy 57 bits of address space. At historic rates of growth, it is possible that greater than 64 bits of address space might be required before 2030.

    History suggests that whenever it becomes clear that more than 64 bits of address space is needed, architects will repeat intensive debates about alternatives to extending the address space, including segmentation, 96-bit address spaces, and software workarounds, until, finally, flat 128-bit address spaces will be adopted as the simplest and best solution.

    We have not frozen the RV128 spec at this time, as there might be need to evolve the design based on actual usage of 128-bit address spaces."

    ;] :R

  • #3 S_x96x_S addikt poci76 #1
    Új Válasz #3
    Új hozzászólás
    Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra
    Privát üzenet küldése

    S_x96x_S

    addikt

    válasz poci76 #1 üzenetére

    >> a 16 exabájtnál nagyobb memóriaterület megcímzésére

    a kulcsszó .. CXL 2.0 ; CXL 3.0; CXL 4.0
    amivel az SSD-t memóriaként fel tudod mappelni ..
    hasonlóan mint az Optane technológia.

    > Ezt elég nehezen tudom elképzelni.

    egyenlőre nem az átlag gamer gép lesz ..
    de közel az idő ...

    "Our calculated 1.28PB memory amount is a theoretical number and, as Beauchamp has intimated, the economics of this will make it unlikely. But imagine a hyperscale public cloud supplier doing this – providing a massive pool of memory to a set of Sapphire Rapids servers, and so enabling, through composability software, the provisioning of 100TB to 1,000TB memory instances for hyperscale in-memory database/data warehouse applications that would run at currently unimaginable speeds. A pool of Optane storage-class memory could be added in for persistent storage – checkpointing, for example."
    https://blocksandfiles.com/2022/07/07/cxl-memory-pools-size/

Új hozzászólás Aktív témák

Hirdetés