2. Fórumok
  3. Lokál
  4. AMD CPU-k jövője - amit tudni vélünk
Keresés

Új hozzászólás Aktív témák

  • #4465 hokuszpk nagyúr HSM #4461
    Új Válasz #4465
    Új hozzászólás
    Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra
    Privát üzenet küldése

    hokuszpk

    nagyúr

    válasz HSM #4461 üzenetére

    "Ez kinek és miért lenne jó? :DDD "

    azt nemtom, de ha az AMD kepes volt 6 magosnak dobozolni a 8 magos cput, akkor egy ilyen malor is siman bennevan :D

  • #4463 S_x96x_S addikt HSM #4461
    Új Válasz #4463
    Új hozzászólás
    Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra
    Privát üzenet küldése

    S_x96x_S

    addikt

    válasz HSM #4461 üzenetére

    > "vagyis a komplexitáson többet veszít az X86-64-ISA - mint amennyit nyer a "tömörségével"
    > Ehhez azért komolyabb analízis lenne szerintem szükséges.

    rengeteg (performance per Watt) teszt van, ami a risc-es ARM-nek kedvez.

    a nuvia például ontja magából a méréseket ( gondolom a befektetők miatt is )
    de azért érdemes átfutni https://nuviainc.com/blog

    > ugyanazt a munkát egy RISC architektúra több utasításból végzi el,

    lásd (performance per Watt)

    > Csupán arra akartam ráirányítani a figyelmet, hogy óriási előnynek tűnhet,
    > hogy több a dekóder, de többre is van szükség,
    > mert ugyanazt a munkát egy RISC architektúra több utasításból végzi el,
    > tehát nem megalapozott az órajelenként dekódolt utasításokból
    > és órajelből kiindulni, mert más az utasítás architektúra.

    jelenleg (már régóta) legeslegbelül az Inteles és az ZEN procik is RISC-esek ..
    az X86-64-ISA -t átforditják mikrokódokra ..
    10 évvel ezelőtt az AMD - ennek kb 10% overheaded-et tulajdonított ..

    "Az Atom mikroarchitektúra minden szempontból ellentéte az Intel 1995-ben a Pentium Próval megkezdett stratégiájának, miszerint az x86(/x64)-es programok végrehajtásának legcélravezetőbb módja azok egyszerű, RISC műveletekké bontása és ezek out-of-order végrehajtása. " ( 2011 - prohardver )

    https://www.anandtech.com/show/8776/arm-challinging-intel-in-the-server-market-an-overview/12
    2014: "The RISC vs. CISC discussion is never ending. It started as soon as the first RISC CPUs entered the market in the mid eighties. Just six years ago ( ~2008 ), Anand reported that AMD's CTO, Fred Weber was claiming:

    Fred said that the overhead of maintaining x86 compatibility was negligible, at the time around 10% of the die was the x86 decoder and that percentage would only shrink over time.

    Just like Intel today, AMD claimed that the overhead of the complex x86 ISA was dwindling fast as the transistor budget grew exponentially with Moore's law. But the thing to remember is that high ranking managers will always make statements that fit their current strategy and vision. Most of the time there is some truth in it, but the subtleties and nuances of the story are the first victims in press releases and statements.

    Now in 2014, it is good to put an end to all this discussion: the ISA is not a game changer, but it matters! AMD is now in a very good position to judge as it will develop x86 and ARM CPUs by the same team, lead by the same CPU architecture veteran. We listened carefully to what Jim Keller, the head of the AMD CPU architect team, had to say in the 4th minute of this YouTube video:

    "The big fundamental thing is that ARMv8 ISA has more registers (32), a three operand ISA, and spends less transistors on decoding and dealing with the complexities of x86. That allows us to spend more transistors on performance... ARM gives us some inherent architectural efficiency."

    You can debate until you drop, but there is no denying that the x86 ISA requires more pipeline stages and thus transistors to decode than any decent RISC ISA. As x86 instructions are variable length, fetching instructions is less efficient and requires more transistors. The instruction cache is also larger as you need to store pre-decode information. The back-end might deal with RISC-like micro-ops but as the end result must adhere to rules of the x86 ISA, thus transistors are spent on exception handling and condition codes.
    It's true that the percentage of transistors spent on decoding has dwindled over the years. But the number of cores has increased significantly. As a result, the x86 tax is not imaginary.
    "

    persze 10 év múlva még okosabbak leszünk :)

Új hozzászólás Aktív témák