Új hozzászólás Aktív témák

• #7729 S_x96x_S addikt Petykemano #7725

  Új Válasz 2022-09-01 09:33:15 #7729

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  S_x96x_S

  addikt

  válasz Petykemano #7725 üzenetére

  > A PCIe5 hardveren keresztül működő CXL viszont csökkentheti [link]

  Elég jó a link amit találtál ..

  amit én találtam talán csak kiegészítő:

  A Gen5-nél a retimer késleltetésének 61,5 nanoszekundumnál alacsonyabbnak kell lennie.[1]
  persze lehet ennél még gyorsabb ( pl. Microchip datacenteres retimere .. )
  de az AM5 ben most még ~60 nanoszekundummal számolnék, vagyis erre ül rá az AMD Infinity Fabric-ja ( ami amolyan CXL alternativa is )
  A Gen4-nél nem volt annyira szigorúan definiálva a késleltetés, emiatt nagy volt a szórás
  és akár több száz ns -os késleltetés is belefért a szabványba.

  öszehasonlítva "A “Skylake” Xeon SP server accesses the local DDR4 DRAM on its socket in about 89 nanoseconds"

  vagyis a CXL-memory : 170-250ns durván a kettő összege + más nem ismert dolgok.
  61.5 ns retimer + 89 ns DDR + other ... ~= 170-250 ns

  
  

  [1]
  
  "The PCI-Express 5.0 specification, which was largely controlled by Intel we suspect, says that the retimer latency has to be lower than 61.5 nanoseconds. We suspect that this is the case because if it is any higher than that, the Compute Express Link (CXL) interconnect that Intel is pushing for asymmetrical shared memory connections between CPUs and peripherals like FPGAs and GPUs may not work well. "
  https://www.nextplatform.com/2021/02/03/pci-express-5-0-the-unintended-but-formidable-datacenter-interconnect/

Új hozzászólás Aktív témák