Új hozzászólás Aktív témák

• #7857 Petykemano veterán S_x96x_S #7856

  Új Válasz 2022-09-08 20:51:36 #7857

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  Petykemano

  veterán

  válasz S_x96x_S #7856 üzenetére

  Szerintem a Zen5 egy from-stratch ground-up new architecture, aminek a fókuszában ismét a ST/IPC növelés lesz. Elképzelhető, hogy ennek részét képezi majd az is, hogy az FPU végrehajtó egységeket 256bitesről 512bitre bővítik. ilyen változtatáshoz biztos hozzá kell nyúlni a regiszterek szélességéhez, meg ilyesmi. Mármint hogy praktikus lehet a L1d duplázását is ide időzíteni. És az, hogy AVX512 műveleteket nem kettő, hanem 1 órajel ciklus alatt végrehajt úgyanúgy eladható IPC növekedésként.

  Én arra számítanék, hogy a Zen5 még N4-en készül.

  Aztán a Zen6 megy N3E-re, ami a valódi nodeváltás.

  Nem tudom, hogy az Intel mennyire gondolja komolyan ezt az AVX1024-et.
  - Vajon Mikortól lenne praktikusabb inkább egy IGP-t használni?
  - És hogy mekkora igény lehet rá ténylegesen?
  - Vagy mekkora nyomás jön ilyen téren az Arm-os konkurencia irányából?

  Mindenesetre én legkorábban a Zen6 esetén látnám reálisnak. Hasonlóan a Zen4-hez: nodeváltás és utasításbővítés, MT teljesítmény.

Új hozzászólás Aktív témák