Új hozzászólás Aktív témák

• #58 #95904256 törölt tag joysefke #56

  Új Válasz 2018-11-29 22:14:48 #58

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  

  #95904256

  törölt tag

  válasz joysefke #56 üzenetére

  0: Ha a linkelt tisztben valóban a CCX-ek közti kommunikáció miatt szerepelt rosszul a ZEN, akkor jó hírem van. A Zen2-ben sokkal kisebb késleltetésű lesz az IF, így máris jelentősen csökken az értelme annak, hogy 4mag/CCX-ről egy lassabb L3-mal rendelkező, de 8magos CCX-re váltsanak.

  1: Az általad linkelt tesztben szereplő Intel processzorokban még több és kisebb részből áll össze az L3. Mégis jobb eredményt produkálnak, nahát... lehet, hogy mégsem itt van a kutya elásva.

  2: "Az Intel topológiában amit linkeltél, még így is sokkal alacsonyabb a cache késleltetés" Feltetted a kérdést, hogy vajon miért? Azért mert a gyűrűs buszuk jóval kisebb késleltetésű. Jó hírem van! A Zen2-ben sokkal kisebb késleltetésű lesz az IF!

  Nahát, két pontban is az jött ki, hogy inkább a magok közti busz sebességére kell gyúrni.
  Szóval érted, az a probléma amit említettél orvosolható azzal, hogy erre gyúrnak.

• #55 #95904256 törölt tag joysefke #53

  Új Válasz 2018-11-29 20:52:59 #55

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  

  #95904256

  törölt tag

  válasz joysefke #53 üzenetére

  Nem egészen értem, hogy miért látod jelentős problémának, hogy csak 4 mag osztozik az L3-on és a többi magot csak buszon keresztül tudják elérni. Nézd meg pl. a sokmagos Intel szerverprocesszorok felépítését ( Skylake-SP ):
  
  Itt minden mag a buszon csücsül a saját kis L3 cache darabkájával. Ők sem problémáztak rajta.

• #48 #95904256 törölt tag hokuszpk #45

  Új Válasz 2018-11-29 14:11:25 #48

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  

  #95904256

  törölt tag

  válasz hokuszpk #45 üzenetére

  Szerintem a CCX-en belüli magok a koherens L3-on keresztül látják egymást, így nincs köztük semmiféle link aminek a száma exponenciálisan növekedne a magok számával. Az L3 cache vezérlő bonyolultsága ugyan növekszik, de csak lineárisan. Persze az L3 vezérlő bonyolultságával együtt növekszik valamelyest a gyorsítótár késleltetése is.

• #35 #95904256 törölt tag joysefke #32

  Új Válasz 2018-11-28 14:45:11 #35

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  

  #95904256

  törölt tag

  válasz joysefke #32 üzenetére

  Nem feltétlenül nyereség ha kétszer annyi mag osztozik egy dupla méretű L3-on.
  Mindkét tényező ( magok száma, méret ) hátrányosan befolyásolja a késleltetést.

  Persze így megmarad az a tulajdonság, hogy az adott chipleten belül sem egyforma sebességgel férnek hozzá egymás adataihoz a különböző magok. Lehet hogy ez furcsa, de nem "gyengeség". Pl. több foglalatos rendszerek esetében is hasonló a helyzet. Fura, de ez van.

• #30 #95904256 törölt tag

  Új Válasz 2018-11-27 14:59:14 #30

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  

  #95904256

  törölt tag

  Már nem elérhető az eredmény. Lehet, hogy nem is volt valós?

• #22 #95904256 törölt tag paprobert #21

  Új Válasz 2018-11-26 17:38:00 #22

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  

  #95904256

  törölt tag

  válasz paprobert #21 üzenetére

  Meg ott lesz 512MiB L4.

  "640 KB mindenre elég. - Steve Jobs"
  Ezt inkább BG-nek tulajdonítják, bár valójában ő sem mondott ilyet.

Új hozzászólás Aktív témák