- Apple AirPods Pro (2. generáció) - csiszolt almaságok
- Termékoldal buktatta le a Huawei Watch Fit 3-at
- Mobil flották
- DIGI Mobil
- Samsung Galaxy Watch6 Classic - tekerd!
- Samsung Galaxy S23 Ultra - non plus ultra
- Fotók, videók mobillal
- Samsung Galaxy A55 - új év, régi stratégia
- Google Pixel 3a teszt - a Nexus szellem-e?
- Újabb Samsungok telepíthetik a Galaxy AI-t
Hirdetés
-
Spyra: akkus, nagynyomású, automata vízipuska
lo Type-C port, egy töltéssel 2200 lövés, több, mint 2 kg-os súly, automata víz felszívás... Start the epic! :)
-
Snapdragon 8-as szériával várhatók a Honor 200-ak?
ma A Honor 200 állítólag a 8s Gen 3-at, a 200 Pro változat pedig a 8 Gen 3-at használja majd.
-
Végre megjelenési dátumot kapott az xDefiant
gp Az érdeklődők már május második felében belevethetik magukat a harcokba.
-
Mobilarena
OLVASD VÉGIG ALAPOSAN MIELŐTT ÚJ HOZZÁSZÓLÁST ÍRNÁL!!!
Új hozzászólás Aktív témák
-
dezz
nagyúr
Hát, ha még legalább konzekvensen a µop formát használná az Intel, az jó lenne, de állítólag egyes Intel doksikban a mikro-op formát használják. Bár ez még a kisebb gond, mert mikro-opban még valamennyire hasonlítanak egymásra, már ha nincs fúzió, de a ''makro-op''-jaik teljesen mást jelentenek.
''Prescott-tól talán ezt kiküszöbölték, a latency 1 lett, kérdés, hogy mennyi maradt meg ebből a Core-családra.''
Nem tudom, viszont a P4 vonalnak kevés köze van ehhez, mert a Core2 (a Core-on keresztül) a Pentium M-re épül (ami a P2-3-on kereszül a PPro-ra). ;)
Huh, nem sajnálták a tranzisztort és a területet attól a Massively Parallel Predecodertől...
Közben egy ilyet találtam a Core 2 predecodingjáról:
''7.15 Bottlenecks in Core2
Instruction fetch and predecoding
All parts of the pipeline in the Core2 design have been improved over the PM design so that the total throughput is increased significantly. The part that has been improved the least is instruction fetch and predecoding. This part cannot always keep up with the speed of the execution units. Instruction fetch and predecoding is therefore the most likely bottleneck in CPU-intensive code.
It is important to avoid long instructions in order to optimize instruction fetch and predecoding. The optimal average instruction length is approximately 3 bytes, which can be impossible to obtain.
Instruction fetch and predecoding is not a bottleneck in a loop that fits into no more than four aligned 16-byte blocks of code. The performance of a program can therefore be improved if the innermost loop has no more than 64 bytes of code or can be split into multiple loops that have no more than 64 bytes each.'' [link]
(Van itt szó másról is és más procikról is, érdemes átnézni.)
[Szerkesztve]
Új hozzászólás Aktív témák
A topikban az OFF és minden egyéb, nem a témához kapcsolódó hozzászólás gyártása TILOS!
Az ide nem illő hozzászólások topikja:[link]
MIELŐTT LINKELNÉL VAGY KÉRDEZNÉL, MINDIG OLVASS KICSIT VISSZA!!
A topik témája:
Az AMD éppen érkező, vagy jövőbeni új processzorainak kivesézése, lehetőleg minél inkább szakmai keretek között maradva.
- HiFi műszaki szemmel - sztereó hangrendszerek
- Konzolokról KULTURÁLT módon
- Apple AirPods Pro (2. generáció) - csiszolt almaságok
- Kerékpárosok, bringások ide!
- Politika
- Mibe tegyem a megtakarításaimat?
- Kínai, és egyéb olcsó órák topikja
- Ukrajnai háború
- PlayStation 5
- Vezetékes FEJhallgatók
- További aktív témák...
- PROFESSZIONÁLIS Delid / Relid AMD Ryzen Processzorokhoz, garantált minőségben! (CSAK AM5!)
- AMD Ryzen 5 1600X
- i3 8100/ ingyen automata
- Beszámítás! Intel Core i3 9100 4 mag 4 szál processzor garanciával hibátlan működéssel
- Beszámítás! Intel Core i7 7700K 4 mag 8 szál processzor garanciával hibátlan működéssel