Új hozzászólás Aktív témák

• #53503 Raymond félisten kory24 #53501

  Új Válasz 2024-02-20 12:23:44 #53503

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  Raymond

  félisten

  válasz kory24 #53501 üzenetére

  A sok iras kozbeni belassulas nem a DRAM hianya miatt van hanem azert mert egyszeruen lassu a TLC/QLC NAND nativ irasi sebessege ami azzal kombinalva hogy keves a csatorna a controller es a NAND kozott meg jobban elojon. A Crucial es a Samsung (azt hiszem most mar a WD is) egy ideje atallt arra a modszerre hogy mindig az ures kapacitas harmada (TLC) vagy negyede (QLC) irhato SLC modban mielott belassul mert takaritani kell (atrakni az adatokat TLC/QLC modba az SLC-bol). A regebbi, olcsobb ref design SSD-knel meg mindig gyakori az hogy egy aranylag kis fix meretu SLC cache van (6-12-20 stb. GB) igy ha nagyobb meretu adatokat irsz ra akkor aranylag hamar belassul.

  Privat velemeny - keretik nem megkovezni...

Új hozzászólás Aktív témák