Új hozzászólás Aktív témák

• #152 Balala2007 tag Balala2007 #151

  Új Válasz 2015-11-10 10:01:05 #152

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  Balala2007

  tag

  válasz Balala2007 #151 üzenetére

  Erdekesseg, igy gondolkodik az Intel az IPC novekedesrol:
  
  A XeonD bemutato pdf-bol van, ezert nincs meg rajta a Skylake.

• #100 Oliverda titán Balala2007 #24

  Új Válasz 2015-11-09 19:58:54 #100

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  Oliverda

  titán

  válasz Balala2007 #24 üzenetére

  Köszi, az első javítva!

  A másodikra:

  Régóta tudják a processzorok, hogy az XOR reg,reg vagy SUB reg,reg azonos regiszterre nem függ a regiszter előző értékétől, viszont a Sandy Bridge az első, ahol a regiszter file nullázza a regisztert, így nem kell hozzá végrehajtó egység.

  Intel Opt. Manual, Sandy Bridge:

  "2.3.3.1 Renamer

  Instruction paralellism can be improved by using common instructions to clear register contents to zero. The renamer can detect the on the zero evaluation of the destination register.
  [...]Since zero idioms are detected and removed by the renamer, they have no execution latency."

  Pl. ezen a képen a Zeroing Idioms néven látható

  Real World Tech, Sandy Bridge:

  "Another small benefit of a PRF-style design is zeroing registers. A common idiom in x86 code is clearing a register by XORing it with itself, to break any dependencies. In previous generations, this required a uop in one of the ALUs to overwrite the register. However, with a PRF-based design, zeroing a register can be accomplished solely within the renamer – by simply adding the register to the list of freely available registers in the PRF." [link]

  Agner Fog:

  "Instructions that need no execution unit

  The abovementioned special cases where registers are set to zero by instructions such as XOR EAX,EAX are handled at the register rename/allocate stage without using any execution unit. This makes the use of these zeroing instructions extremely efficient, with a throughput of four zeroing instructions per clock cycle."

Új hozzászólás Aktív témák