Új hozzászólás Aktív témák

• #24 Petykemano veterán Geri Bátyó #23

  Új Válasz 2021-08-11 14:37:19 #24

  Új hozzászólás

  Összes hozzászólása itt Válaszok az összes hozzászólására itt Válaszok erre a hozzászólásra

  Privát üzenet küldése

  

  Petykemano

  veterán

  válasz Geri Bátyó #23 üzenetére

  Talán valami félreérthető volt a mondandómban - bár azt gondolnám, hogy az L4$ eléggé egyértelmű.

  Úgy értelmezem az intelmedet, hogy azt olvastad ki belőle, mintha én azt gondolnám, hogy a CCX-ek helyett az IOD-ra kéne pakolni a cache layereket. Azt gondolnám, hogy az L4$ eléggé egyértelműen jelezte, hogy nem erről van szó, hanem arról, hogy lehetne az IOD-ra is tenni.

  Természetesen értem, hogy a jelenleg bemutatott v-cache célja az L3$ kiterjesztése. Apropó, lehet, hogy ott csúszik félre a kommunikáció, hogy sokan a v-cache-re L4$ ként gondolnak. De szerintem az az L3$ kiterjesztése, vagyis szerintem nem fogunk az L1-L2 és L2-L3 választóihoz hasonló nagyobb ugrást látni a késleltetés terén.

  Szóval én a v-cache-re az L3$ kiterjesztéseként gondolok és természetesen értem, hogy ennek a CCX/CCD segítése a cél. Minden CCD saját v-cache kiterjesztést kap.

  Viszont ez nem szünteti meg a CCX-ek közötti késleltetést. Én ezt egyébként nem az IF számlájára írnám. A CCD-k között gyakorlatilag nincs IF kapcsolat. (Az intelnek volt egy olyan mérése, hogy egyik CCX-től a másikhoz nyúlni alig gyorsabb, mint a rendszermemóriához, ami arra utal, hogy a CCX-ek közötti kommunikáció nagy eséllyel a rendszermemórián keresztül történik)
  Ez azt jelenti, hogy ha egy olyan adathoz kell nyúlni, amivel a másik CCX/CCD dolgozott, akkor azt a rendszermemóriából kell kiolvasni.

  Én azt mondtam, hogy az ilyen esetekre talán praktikus lenne az IOD-hoz rendelve is fenntartani egy - L4$-t - ami összes CCX/CCD által leggyakrabban használt adatokat tartalmazhatná, segíthetné a CCD-k közötti adatmegosztást. Ezzel természetesen az IF késleltetése nem lenne megúszható, viszont a rendszermemóriához való nyúlás némely esetekben igen.

  Nem azt mondom, hogy ennek mindenképpen van értelme, és azt se, hogy ez mindenképpen meg fog valósulni. Viszont gyakran esik szó erről a lehetőségről és olyankor azért mindig felmerül a kérdés, hogy jó volna egy az összes magot összekötő LLC, de hogy férne el az az IOD-ban? És erre a kérdésre válasz lehet az IOD-on alkalmazott 3D stacking.

  Minap olvastam, hogy az intel és az AMD is kísérletezget MRAM használatával. Nem tartom lehetetlennek, hogy L4$-t 3D stackelt MRAM segítségével oldják meg, ami sűrűbb és kisebb fogyasztású, mint az SRAM, viszont gyorsabb, mint a DRAM.

Új hozzászólás Aktív témák