- Azonnali mobilos kérdések órája
- Samsung Galaxy A55 - új év, régi stratégia
- Yettel topik
- Vodafone mobilszolgáltatások
- uleFone Power
- Samsung Galaxy S21 és S21+ - húszra akartak lapot húzni
- iOS alkalmazások
- Apple iPhone 12 és 12 Pro duplateszt
- A Play Áruházban is fellelhető a legjobb Samsung segédalkalmazás
- iPhone topik
Hirdetés
-
AMD Radeon undervolt/overclock
lo Minden egy hideg, téli estén kezdődött, mikor rájöttem, hogy már kicsit kevés az RTX2060...
-
A virágcsokor mellé hardvert is ajándékozhatunk anyák napján
ph A héten desktop PC-k, monitorok, gamer kiegészítők és házak vannak a kirakatban.
-
iPaden is vége az App Store monopóliumának
ma Ősztől lehet alternatív alkalmazásboltból telepíteni az EU tagállamaiban.
Új hozzászólás Aktív témák
-
LordX
veterán
Jól olvasom? OpenCL -> FPGA fordító?
-
LordX
veterán
Szerintem az FPGA nem párhuzamos végrehajtásra való. (Most abba ne menjünk bele, hogy ha van elég kapu benne, akkor kettő / három / n végrehajtó egység is beleprogramozható.)
Inkább azt az előnyt látom, hogy nem programot hajt végre, hanem beleégetünk valamit, hogy ha ez az input, akkor az az output. Ez olyasmi művelet is lehet, amihez nincs utasítás a processzorban (ez úgy az esetek 99.999999999%-a ), és csak egy kisebb program/függvény tudja kiszámolni, ami legjobb esetben is annyi órajel, ahány utasítás, a FPGA viszont akár 1 órajel alatt kiadja az összes adat beérkezése után (persze ezek kisebb órajelre képesek).
-
LordX
veterán
Csak hogy egy nyelvet beszéljünk.
Ha valamiért a programomban kell egy olyan, hogy átrendezzük a biteket
ku..marha sokszor (mondjuk, a program egy H.264 enkóder), akkor vagy írok egy kisebb programot (pl.), vagy ha van egy FPGA-m, akkor felkonfigurálom úgy, hogy ha beletolom a bitet, azonnal kijön jó sorrendben. És ezzel egy FPGA lehetőségeinek kb. 0%-át használtam ki...A példában szereplő probléma SSSE3-al való megvalósítása 85 utasítás (lásd x264 forráskód kommentek nélkül - SSE2-vel kb. 1,5x ennyi), és pár utasítás ezek között sem 1 órajel, hanem 2-3, tehát kb. 100 órajel hosszú programról beszélünk. Legalább ennyiszeresére gyorsíthatna egy FPGA, ha ugyanolyan órajelen menne, és nem lenne IO követelmény, de talán nem 100x lassabb. (Meg talán a környezetet is be lehet rakni az FPGA-ba.)
[ Szerkesztve ]
-
LordX
veterán
Most ez egy példa volt, ahol persze pont jó a DSP, de mi van ha a, nincs kéznél, b, a kapukat, logikákat is kell használni a feladathoz? A lényeg az, hogy azt lehet használni, ami a problémának legjobban megfelel.
Értelemszerűen nem akarom újrakonfigurálni az FPGA-t a program közben, és cserélgetni 2-3-4 konfigurációt, hanem azt rábízni, ami legjobb eredményt ad, a maradékra ott van a CPU/GPU.. Tényleg, mennyire bírják ezek a cuccok az újrakonfigurálgatást?
Új hozzászólás Aktív témák
- Konzolokról KULTURÁLT módon
- Alapértelmezett konfiguráción sok Core CPU-nak lehet stabilitási gondja
- Motoros topic
- Formula-1
- Pécs és környéke adok-veszek-beszélgetek
- Házimozi belépő szinten
- Politika
- Azonnali mobilos kérdések órája
- A fociról könnyedén, egy baráti társaságban
- Könyvajánló
- További aktív témák...
Állásajánlatok
Cég: Ozeki Kft.
Város: Debrecen
Cég: Promenade Publishing House Kft.
Város: Budapest